What differences from CoWoS‘ TSV to CoPoS’ TGV?

之前兩份半導體產業深度報告（CoWoS/FOWLP 轉 CoPoS/FOPLP 圓轉方的典範轉移及產業鏈分析 ; How TSMC's CoPoS to benefit glass interposer substrate makers?），我們多次提到，台積電為了生產9.5x/14x reticle size (90mm x 90 mm，110mm x 110mm) 大晶片，我們預期台積電將從2029年轉向擴大CoPoS量產，這對半導體材料及設備產業鏈將有些結構性的影響，而我們認為TGV取代TSV是目前最困難的瓶頸：

1. CoWoS-S的矽中介層 (Silicon interposer) 及CoWoS-L 的矽橋加有機模塑料（Molding Compound)將被 CoPoS 的玻璃中介層 (Glass interposer) 取代；

2. 12“晶圓級封裝變成515mm x 510mm 大面板級封裝，過去CoWoS 設備廠要改hander 機械手臂；

3. 半導體步進光罩分段拼接曝光變成大面積數位步進面板曝光機（Panel scanner)；

4. 12“圓形傳載盒 (FOUP) 變成方形大尺寸傳載盒；

5. TSV 被 TGV取代 （TGV目前最困難的瓶頸在孔徑及孔距待突破，也是我們這篇深度文章要討論的主題）。

Gen 1: CoWoS-L/R 目前AI 主流，目前用 Silicon Bridge Die (SBD) 先解決reticle size 晶片面積放大問題）, 載板的部份將改用玻璃核心載板 Glass (+TGV) Core Substrate (GCS)，台積電目前與群創，Ibiden 的合作採用這個初級方案，群創所處理的玻璃還僅僅是Carrier 製程中使用的材料；

Gen 2 : CoPoS-L (晶圓放大成面板, 但封裝架構不變）；

Gen 3: CoPoS-GI (使用玻璃中介層 glass interposer 的面板架構)，玻璃中介層能取代矽，又能面板化，是終極解決方案。載板的部份隨時可換成玻璃核心載板 Glass (+TGV) Core Substrate (GCS)

在台積電先進封裝的演進藍圖中，從圓形晶圓的 CoWoS 跨入方形面板的 CoPoS，其核心的垂直互連技術也從 TSV（Through-Silicon Via，穿矽通孔） 全面革命為 TGV（Through-Glass Via，穿玻璃通孔）。這兩者雖然都是為了在結構中打出垂直導通的微孔，但因為矽（半導體）與玻璃（絕緣體）的底層物理特性完全不同，導致它們在物理規格、製程設備、電氣性能上存在著「代際差距」。

CoWoS’ TSV：負責「極致密度、晶片內部的垂直肉搏」

因為孔徑能做到 2 μm 以下、節距極小，它在 3D 空間的空間利用率無可匹敵，將繼續穩穩統治 HBM（高頻寬記憶體）核心堆疊 與 3D IC（如台積電 SoIC）等晶片內部的微距垂直互連。

CoPoS’ TGV：負責「大面積、高頻、系統模組級的戰略骨幹」

它跳脫了 12 吋晶圓的幾何限制，專門為 2028-2029 年落地、手掌心大小的次世代巨型 AI 晶片提供主體中介層與核心載板（Glass Core Substrate）的垂直大動脈，完美兼顧了大尺寸抗翹曲剛性與 1.6T 高頻傳輸的電氣淨度。